Integration of Transistor Aging Models across Different EDA Environments /
Tesis que estudia los interfaces de tres fabricantes de automatización de diseño electrónico con el objetivo de demostrar la posibilidad de lograr resultados consistentes en la simulación de su envejecimiento y degradación; para ello se hace una comparación con la degradación de los transistores.
Zapisane w:
| 1. autor: | |
|---|---|
| Format: | Praca dyplomowa Książka |
| Język: | angielski |
| Wydane: |
Guadalajara, México :
edición de autor,
2019
|
| Hasła przedmiotowe: | |
| Dostęp online: | Ver documento en línea |
| Etykiety: |
Nie ma etykietki, Dołącz pierwszą etykiete!
|
Internet
Ver documento en línea| Sygnatura: |
MLD. 90
|
||
|---|---|---|---|
| Ejemplar 418207-1 |
Disponible
Préstamo en línea
|
Kolekcja:
Tesis del ITESO en línea
|
Komentarze:
Consultar en línea
|