Integration of Transistor Aging Models across Different EDA Environments /
Tesis que estudia los interfaces de tres fabricantes de automatización de diseño electrónico con el objetivo de demostrar la posibilidad de lograr resultados consistentes en la simulación de su envejecimiento y degradación; para ello se hace una comparación con la degradación de los transistores.
保存先:
| 第一著者: | |
|---|---|
| フォーマット: | 学位論文 図書 |
| 言語: | 英語 |
| 出版事項: |
Guadalajara, México :
edición de autor,
2019
|
| 主題: | |
| オンライン･アクセス: | Ver documento en línea |
| タグ: |
タグなし, このレコードへの初めてのタグを付けませんか!
|
インターネット
Ver documento en línea| 請求記号: |
MLD. 90
|
||
|---|---|---|---|
| Ejemplar 418207-1 |
Disponible
Préstamo en línea
|
コレクション:
Tesis del ITESO en línea
|
注記:
Consultar en línea
|