Integration of Transistor Aging Models across Different EDA Environments /

Tesis que estudia los interfaces de tres fabricantes de automatización de diseño electrónico con el objetivo de demostrar la posibilidad de lograr resultados consistentes en la simulación de su envejecimiento y degradación; para ello se hace una comparación con la degradación de los transistores.

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: Velarde Gonzalez, Fabio Alberto (autor)
Format: Abschlussarbeit Buch
Sprache:Englisch
Veröffentlicht: Guadalajara, México : edición de autor, 2019
Schlagworte:
Online-Zugang:Ver documento en línea
Tags: Tag hinzufügen
Keine Tags, Fügen Sie das erste Tag hinzu!

Online

Ver documento en línea
Bestandsangaben von IT2
Signatur:
MLD. 90
Ejemplar 418207-1
Disponible
Préstamo en línea
Bestand:
Tesis del ITESO en línea
Anmerkungen:
Consultar en línea