Integration of Transistor Aging Models across Different EDA Environments /
Tesis que estudia los interfaces de tres fabricantes de automatización de diseño electrónico con el objetivo de demostrar la posibilidad de lograr resultados consistentes en la simulación de su envejecimiento y degradación; para ello se hace una comparación con la degradación de los transistores.
I tiakina i:
| Kaituhi matua: | |
|---|---|
| Hōputu: | Tuhinga whakapae Pukapuka |
| Reo: | Ingarihi |
| I whakaputaina: |
Guadalajara, México :
edición de autor,
2019
|
| Ngā marau: | |
| Urunga tuihono: | Ver documento en línea |
| Ngā Tūtohu: |
Kāore He Tūtohu, Me noho koe te mea tuatahi ki te tūtohu i tēnei pūkete!
|
Ipurangi
Ver documento en línea| Tau karanga: |
MLD. 90
|
||
|---|---|---|---|
| Ejemplar 418207-1 |
Disponible
Préstamo en línea
|
Kohinga:
Tesis del ITESO en línea
|
Ngā tuhipoka:
Consultar en línea
|