SystemVerilog for Hardware Description : RTL Design and Verification /
Contiene: 1) Introducción; 2) Valores literales y tipos de datos de SystemVerilog; 3) Descripción del hardware usando SystemVerilog; 4) Compatibilidad con SystemVerilog y OOPS; 5) Mejoras importantes de SystemVerilog; 6) Diseño combinacional utilizando SystemVerilog; 7) Diseño secuencial utilizando...
Furkejuvvon:
| Váldodahkki: | |
|---|---|
| Materiálatiipa: | Girji |
| Giella: | eaŋgalasgiella |
| Almmustuhtton: |
Singapur :
Springer,
2020, c2020
|
| Fáttát: | |
| Liŋkkat: | Ver documento en línea |
| Fáddágilkorat: |
Eai fáddágilkorat, Lasit vuosttaš fáddágilkora!
|
Lasit vuosttaš kommeantta. Visot kommeanttat leat almmolaččat.!