SystemVerilog for Hardware Description : RTL Design and Verification /
Contiene: 1) Introducción; 2) Valores literales y tipos de datos de SystemVerilog; 3) Descripción del hardware usando SystemVerilog; 4) Compatibilidad con SystemVerilog y OOPS; 5) Mejoras importantes de SystemVerilog; 6) Diseño combinacional utilizando SystemVerilog; 7) Diseño secuencial utilizando...
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | Englisch |
| Veröffentlicht: |
Singapur :
Springer,
2020, c2020
|
| Schlagworte: | |
| Online-Zugang: | Ver documento en línea |
| Tags: |
Keine Tags, Fügen Sie das erste Tag hinzu!
|
Schreiben Sie den ersten Kommentar!