SystemVerilog for Hardware Description : RTL Design and Verification /
Contiene: 1) Introducción; 2) Valores literales y tipos de datos de SystemVerilog; 3) Descripción del hardware usando SystemVerilog; 4) Compatibilidad con SystemVerilog y OOPS; 5) Mejoras importantes de SystemVerilog; 6) Diseño combinacional utilizando SystemVerilog; 7) Diseño secuencial utilizando...
Guardado en:
| Autor principal: | |
|---|---|
| Formato: | Libro |
| Idioma: | Inglés |
| Publicado: |
Singapur :
Springer,
2020, c2020
|
| Temas: | |
| Acceso en línea: | Ver documento en línea |
| Etiquetas: |
Sin etiquetas, Sé el primero en etiquetar este registro!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000455474 | ||
| 005 | 20251023000000.0 | ||
| 009 | 20260310123955.74 | ||
| 020 | |a 978-981-15-4405-7 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ING | ||
| 082 | |a Libro en línea | ||
| 100 | |a Taraate, Vaibbhav |e (autor) | ||
| 245 | 1 | 0 | |a SystemVerilog for Hardware Description : |b RTL Design and Verification / |c V. Taraate. |
| 264 | 4 | |a Singapur : |b Springer, |c 2020, c2020 | |
| 264 | 2 | |a Cham, Suiza : |b Springer Link [distribución], |c 2020 | |
| 300 | |a 1 libro electrónico en línea (XXI, 252 p.) | ||
| 300 | |a 1 recurso en línea | ||
| 336 | |a datos para computadora |b cod |2 rdacontenido | ||
| 337 | |a computadora |b c |2 rdamedio | ||
| 338 | |a recurso en línea |b cr |2 rdasoporte | ||
| 506 | 0 | |a Licencias ilimitadas | |
| 520 | |a Contiene: 1) Introducción; 2) Valores literales y tipos de datos de SystemVerilog; 3) Descripción del hardware usando SystemVerilog; 4) Compatibilidad con SystemVerilog y OOPS; 5) Mejoras importantes de SystemVerilog; 6) Diseño combinacional utilizando SystemVerilog; 7) Diseño secuencial utilizando SystemVerilog; 8) Directrices de diseño y síntesis de RTL; 9) Diseño RTL y estrategias para diseños complejos; 10) Máquinas de estados finitos; 11) Puertos e interfaces de SystemVerilog; 12) Construcciones de verificación; 13) Técnicas de verificación y automatización; 14) Construcciones de verificación avanzada; 15) Estudio de caso de verificación. | ||
| 521 | |a 2023 BO Licenciatura en Ingeniería Electrónica | ||
| 649 | |a XX | ||
| 650 | |a VERILOG (Lenguaje de Descripción del Soporte Físico) - |x Tema Principal | ||
| 650 | |a Paquetes (Software) - |x Prueba y Medición | ||
| 650 | |a Paquetes (Software) | ||
| 650 | |a Programación (Software) | ||
| 650 | |a Circuitos Integrados - |x Diseño y Construcción | ||
| 650 | |a Circuitos Integrados - |x Simulación por Computadora - |x Tema Principal | ||
| 650 | |a Circuitos Integrados | ||
| 650 | |a Circuitos Electrónicos | ||
| 650 | |a Ingeniería Computacional | ||
| 650 | |a Ingeniería Electrónica | ||
| 856 | 4 | 0 | |u https://link-springer-com.ezproxy.iteso.mx/book/10.1007/978-981-15-4405-7 |y Ver documento en línea |
| 910 | |a Fondo General | ||
| 920 | |a Electrónicos - Libros en Línea | ||
| 930 | |a Plataforma Digital | ||
| 905 | |a 205 | ||
| 901 | |a 455474-1 |b IT2 |c EBO |i C181526 |u 20250521 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000455474 | ||