Writing Testbenches Using SystemVerilog /
Se presentan aquí las características, metodología y modelos de uso de verificación funcional con lenguaje Verilog, que forman parte de SystemVerilog, que pueden aplicarse tanto a simuladores, como a complejas herramientas de gestión.
Zapisane w:
| 1. autor: | |
|---|---|
| Format: | Książka |
| Język: | angielski |
| Wydane: |
Nueva York, EUA :
Springer,
2006, c2006
|
| Hasła przedmiotowe: | |
| Dostęp online: | Ver documento en línea |
| Etykiety: |
Nie ma etykietki, Dołącz pierwszą etykiete!
|
Internet
Ver documento en línea| Sygnatura: |
621. 392 BER
|
||
|---|---|---|---|
| Ejemplar 418348-1 |
Disponible
Préstamo en línea
|
Kolekcja:
Libros electrónicos en línea
|
Komentarze:
Consultar en línea
|