SystemVerilog for Hardware Description : RTL Design and Verification /

Contiene: 1) Introducción; 2) Valores literales y tipos de datos de SystemVerilog; 3) Descripción del hardware usando SystemVerilog; 4) Compatibilidad con SystemVerilog y OOPS; 5) Mejoras importantes de SystemVerilog; 6) Diseño combinacional utilizando SystemVerilog; 7) Diseño secuencial utilizando...

Popoln opis

Shranjeno v:
Bibliografske podrobnosti
Glavni avtor: Taraate, Vaibbhav (autor)
Format: Knjiga
Jezik:angleščina
Izdano: Singapur : Springer, 2020, c2020
Teme:
Online dostop:Ver documento en línea
Oznake: Označite
Brez oznak, prvi označite!

Internet

Ver documento en línea
Podrobnosti zaloge IT2
Signatura:
Libro en línea
Ejemplar 455474-1
Disponible
Préstamo en línea
Colección:
Libros electrónicos en línea
Note:
Consultar en línea