SystemVerilog for Hardware Description : RTL Design and Verification /
Contiene: 1) Introducción; 2) Valores literales y tipos de datos de SystemVerilog; 3) Descripción del hardware usando SystemVerilog; 4) Compatibilidad con SystemVerilog y OOPS; 5) Mejoras importantes de SystemVerilog; 6) Diseño combinacional utilizando SystemVerilog; 7) Diseño secuencial utilizando...
Guardado en:
| Autor principal: | |
|---|---|
| Formato: | Libro |
| Idioma: | Inglés |
| Publicado: |
Singapur :
Springer,
2020, c2020
|
| Temas: | |
| Acceso en línea: | Ver documento en línea |
| Etiquetas: |
Sin etiquetas, Sé el primero en etiquetar este registro!
|
Internet
Ver documento en línea| Código Dewey: |
Libro en línea
|
||
|---|---|---|---|
| Ejemplar 455474-1 |
Disponible
Préstamo en línea
|
Colección:
Libros electrónicos en línea
|
Notas:
Consultar en línea
|