SystemVerilog for Hardware Description : RTL Design and Verification /
Contiene: 1) Introducción; 2) Valores literales y tipos de datos de SystemVerilog; 3) Descripción del hardware usando SystemVerilog; 4) Compatibilidad con SystemVerilog y OOPS; 5) Mejoras importantes de SystemVerilog; 6) Diseño combinacional utilizando SystemVerilog; 7) Diseño secuencial utilizando...
Zapisane w:
| 1. autor: | |
|---|---|
| Format: | Książka |
| Język: | angielski |
| Wydane: |
Singapur :
Springer,
2020, c2020
|
| Hasła przedmiotowe: | |
| Dostęp online: | Ver documento en línea |
| Etykiety: |
Nie ma etykietki, Dołącz pierwszą etykiete!
|
Internet
Ver documento en línea| Sygnatura: |
Libro en línea
|
||
|---|---|---|---|
| Ejemplar 455474-1 |
Disponible
Préstamo en línea
|
Kolekcja:
Libros electrónicos en línea
|
Komentarze:
Consultar en línea
|