SystemVerilog for Hardware Description : RTL Design and Verification - Taraate, Vaibbhav (Springer)
Contiene: 1) Introducción; 2) Valores literales y tipos de datos de SystemVerilog; 3) Descripción del hardware usando SystemVerilog; 4) Compatibilidad con SystemVerilog y OOPS; 5) Mejoras importantes de SystemVerilog; 6) Diseño combinacional utilizando SystemVerilog; 7) Diseño secuencial utilizando SystemVerilog; 8) Directrices de diseño y síntesis de RTL; 9) Diseño RTL y estrategias para diseños complejos; 10) Máquinas de estados finitos; 11) Puertos e interfaces de SystemVerilog; 12) Construcciones de verificación; 13) Técnicas de verificación y automatización; 14) Construcciones de verificación avanzada; 15) Estudio de caso de verificación.