SystemVerilog for Hardware Description : RTL Design and Verification /
Contiene: 1) Introducción; 2) Valores literales y tipos de datos de SystemVerilog; 3) Descripción del hardware usando SystemVerilog; 4) Compatibilidad con SystemVerilog y OOPS; 5) Mejoras importantes de SystemVerilog; 6) Diseño combinacional utilizando SystemVerilog; 7) Diseño secuencial utilizando...
Wedi'i Gadw mewn:
| Prif Awdur: | |
|---|---|
| Fformat: | Llyfr |
| Iaith: | Saesneg |
| Cyhoeddwyd: |
Singapur :
Springer,
2020, c2020
|
| Pynciau: | |
| Mynediad Ar-lein: | Ver documento en línea |
| Tagiau: |
Dim Tagiau, Byddwch y cyntaf i dagio'r cofnod hwn!
|
Byddwch y cyntaf i adael sylw!