SystemVerilog for Hardware Description : RTL Design and Verification /
Contiene: 1) Introducción; 2) Valores literales y tipos de datos de SystemVerilog; 3) Descripción del hardware usando SystemVerilog; 4) Compatibilidad con SystemVerilog y OOPS; 5) Mejoras importantes de SystemVerilog; 6) Diseño combinacional utilizando SystemVerilog; 7) Diseño secuencial utilizando...
Guardado en:
| Hovedforfatter: | |
|---|---|
| Format: | Bog |
| Sprog: | engelsk |
| Udgivet: |
Singapur :
Springer,
2020, c2020
|
| Fag: | |
| Online adgang: | Ver documento en línea |
| Tags: |
Ingen Tags, Vær først til at tagge denne postø!
|
Vær først til at give en kommentarø!