SystemVerilog for Hardware Description : RTL Design and Verification /
Contiene: 1) Introducción; 2) Valores literales y tipos de datos de SystemVerilog; 3) Descripción del hardware usando SystemVerilog; 4) Compatibilidad con SystemVerilog y OOPS; 5) Mejoras importantes de SystemVerilog; 6) Diseño combinacional utilizando SystemVerilog; 7) Diseño secuencial utilizando...
Uloženo v:
| Hlavní autor: | |
|---|---|
| Médium: | Kniha |
| Jazyk: | angličtina |
| Vydáno: |
Singapur :
Springer,
2020, c2020
|
| Témata: | |
| On-line přístup: | Ver documento en línea |
| Tagy: |
Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!
|
| Shrnutí: | Contiene: 1) Introducción; 2) Valores literales y tipos de datos de SystemVerilog; 3) Descripción del hardware usando SystemVerilog; 4) Compatibilidad con SystemVerilog y OOPS; 5) Mejoras importantes de SystemVerilog; 6) Diseño combinacional utilizando SystemVerilog; 7) Diseño secuencial utilizando SystemVerilog; 8) Directrices de diseño y síntesis de RTL; 9) Diseño RTL y estrategias para diseños complejos; 10) Máquinas de estados finitos; 11) Puertos e interfaces de SystemVerilog; 12) Construcciones de verificación; 13) Técnicas de verificación y automatización; 14) Construcciones de verificación avanzada; 15) Estudio de caso de verificación. |
|---|---|
| Fyzický popis: | 1 libro electrónico en línea (XXI, 252 p.) 1 recurso en línea |
| Uživatelské určení: | 2023 BO Licenciatura en Ingeniería Electrónica |
| ISBN: | 978-981-15-4405-7 |
| Přístup: | Licencias ilimitadas |