SystemVerilog for Hardware Description : RTL Design and Verification /
Contiene: 1) Introducción; 2) Valores literales y tipos de datos de SystemVerilog; 3) Descripción del hardware usando SystemVerilog; 4) Compatibilidad con SystemVerilog y OOPS; 5) Mejoras importantes de SystemVerilog; 6) Diseño combinacional utilizando SystemVerilog; 7) Diseño secuencial utilizando...
Guardado en:
| 主要作者: | |
|---|---|
| 格式: | 圖書 |
| 語言: | 英语 |
| 出版: |
Singapur :
Springer,
2020, c2020
|
| 主題: | |
| 在線閱讀: | Ver documento en línea |
| 標簽: |
沒有標簽, 成為第一個標記此記錄!
|
| 總結: | Contiene: 1) Introducción; 2) Valores literales y tipos de datos de SystemVerilog; 3) Descripción del hardware usando SystemVerilog; 4) Compatibilidad con SystemVerilog y OOPS; 5) Mejoras importantes de SystemVerilog; 6) Diseño combinacional utilizando SystemVerilog; 7) Diseño secuencial utilizando SystemVerilog; 8) Directrices de diseño y síntesis de RTL; 9) Diseño RTL y estrategias para diseños complejos; 10) Máquinas de estados finitos; 11) Puertos e interfaces de SystemVerilog; 12) Construcciones de verificación; 13) Técnicas de verificación y automatización; 14) Construcciones de verificación avanzada; 15) Estudio de caso de verificación. |
|---|---|
| 實物描述: | 1 libro electrónico en línea (XXI, 252 p.) 1 recurso en línea |
| 讀者: | 2023 BO Licenciatura en Ingeniería Electrónica |
| ISBN: | 978-981-15-4405-7 |
| 訪問: | Licencias ilimitadas |