Diseño de recuperador de datos y reloj adaptivo a jitter /
Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz.
Na minha lista:
| Autor principal: | |
|---|---|
| Formato: | Tesis Livro |
| Idioma: | espanhol |
| Publicado em: |
Guadalajara, México :
edición de autor,
2018
|
| Assuntos: | |
| Acesso em linha: | Ver documento en línea |
| Tags: |
Sem tags, seja o primeiro a adicionar uma tag!
|
Internet
Ver documento en línea| Área/Cota: |
EDS. 16
|
||
|---|---|---|---|
| Ejemplar 412448-1 |
Disponible
Préstamo en línea
|
Coleção:
Tesis del ITESO en línea
|
Observações:
Consultar en línea
|