Diseño de recuperador de datos y reloj adaptivo a jitter /
Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz.
Bewaard in:
| Hoofdauteur: | |
|---|---|
| Formaat: | Thesis Boek |
| Taal: | Spaans |
| Gepubliceerd in: |
Guadalajara, México :
edición de autor,
2018
|
| Onderwerpen: | |
| Online toegang: | Ver documento en línea |
| Tags: |
Geen labels, Wees de eerste die dit record labelt!
|
Internet
Ver documento en línea| Plaatsingsnummer: |
EDS. 16
|
||
|---|---|---|---|
| Ejemplar 412448-1 |
Disponible
Préstamo en línea
|
Collectie:
Tesis del ITESO en línea
|
Aantekeningen:
Consultar en línea
|