Diseño de recuperador de datos y reloj adaptivo a jitter /
Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz.
Guardado en:
| Autor principal: | |
|---|---|
| Formato: | Tesis Libro |
| Idioma: | Español |
| Publicado: |
Guadalajara, México :
edición de autor,
2018
|
| Temas: | |
| Acceso en línea: | Ver documento en línea |
| Etiquetas: |
Sin etiquetas, Sé el primero en etiquetar este registro!
|
Ejemplares similares: Diseño de recuperador de datos y reloj adaptivo a jitter /
- Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
- Design for Testability in a SerDes System /
- Nanometer CMOS ICs : From Basics to ASICs /
- Design and Integration of a Deserializer Module for a SerDes Mixed Signal System on Chip /
- Design, Implementation and Verification of a Deserializer Module for a SerDes Mixed Signal System on Chip in 130 nm CMOS Technology /
- Serializer Design for a SerDes Chip in 130nm CMOS Technology /