Diseño de recuperador de datos y reloj adaptivo a jitter /
Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz.
Guardado en:
| Autor principal: | |
|---|---|
| Formato: | Tesis Libro |
| Idioma: | Español |
| Publicado: |
Guadalajara, México :
edición de autor,
2018
|
| Temas: | |
| Acceso en línea: | Ver documento en línea |
| Etiquetas: |
Sin etiquetas, Sé el primero en etiquetar este registro!
|
| Resumen: | Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz. |
|---|---|
| Descripción física: | 1 tesis electrónica en línea (172 p.) 1 recurso en línea |