Diseño de recuperador de datos y reloj adaptivo a jitter /
Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz.
I tiakina i:
| Kaituhi matua: | |
|---|---|
| Hōputu: | Tuhinga whakapae Pukapuka |
| Reo: | Pāniora |
| I whakaputaina: |
Guadalajara, México :
edición de autor,
2018
|
| Ngā marau: | |
| Urunga tuihono: | Ver documento en línea |
| Ngā Tūtohu: |
Kāore He Tūtohu, Me noho koe te mea tuatahi ki te tūtohu i tēnei pūkete!
|
Ipurangi
Ver documento en línea| Tau karanga: |
EDS. 16
|
||
|---|---|---|---|
| Ejemplar 412448-1 |
Disponible
Préstamo en línea
|
Kohinga:
Tesis del ITESO en línea
|
Ngā tuhipoka:
Consultar en línea
|