Diseño de recuperador de datos y reloj adaptivo a jitter /
Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz.
Spremljeno u:
| Glavni autor: | |
|---|---|
| Format: | Disertacija Knjiga |
| Jezik: | španjolski |
| Izdano: |
Guadalajara, México :
edición de autor,
2018
|
| Teme: | |
| Online pristup: | Ver documento en línea |
| Oznake: |
Bez oznaka, Budi prvi tko označuje ovaj zapis!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000412448 | ||
| 005 | 20251023000000.0 | ||
| 009 | 20260310122140.442 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ESP | ||
| 090 | |a EDS. 16 | ||
| 100 | |a García Hernández, Néstor Damián |e (autor) | ||
| 245 | 1 | 0 | |a Diseño de recuperador de datos y reloj adaptivo a jitter / |c N.D. García Hernández. |
| 264 | 1 | |a Guadalajara, México : |b edición de autor, |c 2018 | |
| 300 | |a 1 tesis electrónica en línea (172 p.) | ||
| 300 | |a 1 recurso en línea | ||
| 336 | |a datos para computadora |b cod |2 rdacontenido | ||
| 337 | |a computadora |b c |2 rdamedio | ||
| 338 | |a recurso en línea |b cr |2 rdasoporte | ||
| 502 | |a ITESO Tesina de Especialidad en Diseño de Sistemas en Chip | ||
| 520 | |a Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz. | ||
| 649 | |a XX | ||
| 650 | |a Transistores MOS | ||
| 650 | |a Circuitos de Tiempo - |x Tema Principal | ||
| 650 | |a Circuitos Integrados Bipolares | ||
| 650 | |a Circuitos Integrados - |x Simulación por Computadora | ||
| 650 | |a Circuitos Integrados - |x Tema Principal | ||
| 650 | |a Circuitos Electrónicos | ||
| 650 | |a CMOS (Electrónica) | ||
| 650 | |a Ruido Electrónico | ||
| 650 | |a Transmisión de Datos | ||
| 650 | |a Señales Digitales - |x Tema Principal | ||
| 650 | |a Sistemas de Telecomunicación | ||
| 650 | |a Electrónica Digital | ||
| 650 | |a Ingeniería Electrónica | ||
| 856 | 4 | 0 | |u https://rei.iteso.mx/handle/11117/5718 |y Ver documento en línea |
| 910 | |a Fondo General | ||
| 920 | |a Electrónicos - Tesis del ITESO en Línea | ||
| 930 | |a Repositorio Institucional | ||
| 905 | |a 201 | ||
| 901 | |a 412448-1 |b IT2 |c ETI |u 20250521 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000412448 | ||