Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
Se presenta una herramienta de diseño por computadora para la analizar, caracterizar y optimizar múltiples versiones de estructuras analógicas para el bosquejo de circuitos integrados. Este instrumento busca reducir el tiempo de diseño de circuitos.
Kaydedildi:
| Yazar: | |
|---|---|
| Materyal Türü: | Tez Kitap |
| Dil: | İspanyolca |
| Baskı/Yayın Bilgisi: |
Guadalajara, México :
edición de autor,
2018
|
| Konular: | |
| Online Erişim: | Ver documento en línea |
| Etiketler: |
Etiket eklenmemiş, İlk siz ekleyin!
|
Internet
Ver documento en línea| Yer Numarası: |
EDS. 18
|
||
|---|---|---|---|
| Ejemplar 412450-1 |
Disponible
Préstamo en línea
|
Koleksiyon:
Tesis del ITESO en línea
|
Notlar:
Consultar en línea
|