Diseño de recuperador de datos y reloj adaptivo a jitter /
Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz.
Đã lưu trong:
| Tác giả chính: | |
|---|---|
| Định dạng: | Luận văn Sách |
| Ngôn ngữ: | Tiếng Tây Ban Nha |
| Được phát hành: |
Guadalajara, México :
edición de autor,
2018
|
| Những chủ đề: | |
| Truy cập trực tuyến: | Ver documento en línea |
| Các nhãn: |
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
Internet
Ver documento en línea| Số hiệu: |
EDS. 16
|
||
|---|---|---|---|
| Ejemplar 412448-1 |
Disponible
Préstamo en línea
|
Bộ sưu tập:
Tesis del ITESO en línea
|
Ghi chú:
Consultar en línea
|