Diseño de recuperador de datos y reloj adaptivo a jitter /
Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz.
Gorde:
| Egile nagusia: | |
|---|---|
| Formatua: | Tesis Liburua |
| Hizkuntza: | gaztelania |
| Argitaratua: |
Guadalajara, México :
edición de autor,
2018
|
| Gaiak: | |
| Sarrera elektronikoa: | Ver documento en línea |
| Etiketak: |
Etiketarik gabe, Izan zaitez lehena erregistro honi etiketa jartzen!
|
Internet
Ver documento en línea| Sailkapena: |
EDS. 16
|
||
|---|---|---|---|
| Ejemplar 412448-1 |
Disponible
Préstamo en línea
|
Bilduma:
Tesis del ITESO en línea
|
Oharrak:
Consultar en línea
|