Diseño de recuperador de datos y reloj adaptivo a jitter /
Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz.
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Abschlussarbeit Buch |
| Sprache: | Spanisch |
| Veröffentlicht: |
Guadalajara, México :
edición de autor,
2018
|
| Schlagworte: | |
| Online-Zugang: | Ver documento en línea |
| Tags: |
Keine Tags, Fügen Sie das erste Tag hinzu!
|
Online
Ver documento en línea| Signatur: |
EDS. 16
|
||
|---|---|---|---|
| Ejemplar 412448-1 |
Disponible
Préstamo en línea
|
Bestand:
Tesis del ITESO en línea
|
Anmerkungen:
Consultar en línea
|