Diseño de recuperador de datos y reloj adaptivo a jitter /
Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz.
Kaydedildi:
| Yazar: | |
|---|---|
| Materyal Türü: | Tez Kitap |
| Dil: | İspanyolca |
| Baskı/Yayın Bilgisi: |
Guadalajara, México :
edición de autor,
2018
|
| Konular: | |
| Online Erişim: | Ver documento en línea |
| Etiketler: |
Etiket eklenmemiş, İlk siz ekleyin!
|
Internet
Ver documento en línea| Yer Numarası: |
EDS. 16
|
||
|---|---|---|---|
| Ejemplar 412448-1 |
Disponible
Préstamo en línea
|
Koleksiyon:
Tesis del ITESO en línea
|
Notlar:
Consultar en línea
|