Diseño de recuperador de datos y reloj adaptivo a jitter /

Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz.

書誌詳細

第一著者:	García Hernández, Néstor Damián (autor)
フォーマット:	学位論文 図書
言語:	スペイン語
出版事項:	Guadalajara, México : edición de autor, 2018
主題:	Transistores MOS Circuitos de Tiempo - > Tema Principal Circuitos Integrados Bipolares Circuitos Integrados - > Simulación por Computadora Circuitos Integrados - > Tema Principal Circuitos Electrónicos CMOS (Electrónica) Ruido Electrónico Transmisión de Datos Señales Digitales - > Tema Principal Sistemas de Telecomunicación Electrónica Digital Ingeniería Electrónica
オンライン･アクセス:	Ver documento en línea
タグ:	タグ追加 タグなし, このレコードへの初めてのタグを付けませんか!