Diseño de recuperador de datos y reloj adaptivo a jitter /
Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz.
Salvato in:
| Autore principale: | |
|---|---|
| Natura: | Tesi Libro |
| Lingua: | spagnolo |
| Pubblicazione: |
Guadalajara, México :
edición de autor,
2018
|
| Soggetti: | |
| Accesso online: | Ver documento en línea |
| Tags: |
Nessun Tag, puoi essere il primo ad aggiungerne!!
|
Lascia un commento!