Diseño de recuperador de datos y reloj adaptivo a jitter /

Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz.

Gardado en:

Detalles Bibliográficos
Autor Principal:	García Hernández, Néstor Damián (autor)
Formato:	Tesis Libro
Idioma:	Lingua castelá
Publicado:	Guadalajara, México : edición de autor, 2018
Temas:	Transistores MOS Circuitos de Tiempo - > Tema Principal Circuitos Integrados Bipolares Circuitos Integrados - > Simulación por Computadora Circuitos Integrados - > Tema Principal Circuitos Electrónicos CMOS (Electrónica) Ruido Electrónico Transmisión de Datos Señales Digitales - > Tema Principal Sistemas de Telecomunicación Electrónica Digital Ingeniería Electrónica
Acceso en liña:	Ver documento en línea
Etiquetas:	Engadir etiqueta Sen Etiquetas, Sexa o primeiro en etiquetar este rexistro!

Sexa o primeiro en deixar un comentario!

Diseño de recuperador de datos y reloj adaptivo a jitter /

Títulos similares