Diseño de recuperador de datos y reloj adaptivo a jitter /

Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz.

Dades bibliogràfiques

Autor principal:	García Hernández, Néstor Damián (autor)
Format:	Thesis Llibre
Idioma:	espanyol
Publicat:	Guadalajara, México : edición de autor, 2018
Matèries:	Transistores MOS Circuitos de Tiempo - > Tema Principal Circuitos Integrados Bipolares Circuitos Integrados - > Simulación por Computadora Circuitos Integrados - > Tema Principal Circuitos Electrónicos CMOS (Electrónica) Ruido Electrónico Transmisión de Datos Señales Digitales - > Tema Principal Sistemas de Telecomunicación Electrónica Digital Ingeniería Electrónica
Accés en línia:	Ver documento en línea
Etiquetes:	Afegir etiqueta Sense etiquetes, Sigues el primer a etiquetar aquest registre!