System-on-Chip Test Architectures : Nanometer Design for Testability /
Contenido: 1) Introducción; 2) Prueba digital de arquitectura; 3) Diseño falla-tolerancia; 4) Prueba de arquitectura sistema/red en un chip; 5) Prueba de arquitectura SIP; 6) Demora de prueba; 7) Prueba de baja potencia; 8) Enfrentar las fallas físicas, pequeños errores y problemas de confiabilidad;...
Na minha lista:
| Autor principal: | |
|---|---|
| Outros Autores: | , |
| Formato: | Livro |
| Idioma: | inglês |
| Publicado em: |
Burlington, EUA :
Morgan Kaufmann,
2008, c2008
|
| Colecção: | (The Morgan Kaufmann Series in Systems on Silicon)
|
| Assuntos: | |
| Tags: |
Sem tags, seja o primeiro a adicionar uma tag!
|
Registos relacionados: System-on-Chip Test Architectures :
- VLSI Test Principles and Architectures : Design for Testability /
- Essentials of Electronic Testing for Digital, Memory and Mixed-Signal VLSI Circuits /
- Logic Synthesis and Verification Algorithms /
- System-on-a-Chip : Design and Test /
- Testing Complex and Embedded Systems /
- Digital Systems Testing and Testable Design / M. Abramovici, M.A. Breuer, A.D. Friedman.