VLSI Test Principles and Architectures : Design for Testability /
Contenido: 1) Introducción; 2) Diseño para verificar; 3) Lógica y falla de simulación; 4) Generación de prueba; 5) Lógica integrada; 6) Pruebas de compresión; 7) Diagnóstico lógico; 8) Prueba y ensamblado de memoria; 9) Diagnóstico de memoria y auto-reparación; 10) Escaneo del contorno y núcleo de p...
Guardado en:
| Autor principal: | |
|---|---|
| Otros autores: | , |
| Formato: | Libro |
| Idioma: | Inglés |
| Publicado: |
San Francisco, EUA :
Morgan Kaufmann,
2006, c2006
|
| Colección: | (The Morgan Kaufmann Series in Systems on Silicon)
|
| Temas: | |
| Etiquetas: |
Sin etiquetas, Sé el primero en etiquetar este registro!
|
| Código Dewey: |
621. 395 WAN
|
||
|---|---|---|---|
| Ejemplar 0500174742 |
Disponible
Préstamo 7 días a 90
|
Colección:
Colección General
|
Notas:
Ubicar en Nivel 2 Norte Área de Colección General
|