Image de couverture de livre
QR Code

System-on-Chip Test Architectures : Nanometer Design for Testability /

Contenido: 1) Introducción; 2) Prueba digital de arquitectura; 3) Diseño falla-tolerancia; 4) Prueba de arquitectura sistema/red en un chip; 5) Prueba de arquitectura SIP; 6) Demora de prueba; 7) Prueba de baja potencia; 8) Enfrentar las fallas físicas, pequeños errores y problemas de confiabilidad;...

Description complète

Enregistré dans:
Auteur principal: Wang, Laung-Terng (ed.)
Autres auteurs: Stroud, Charles E. (edición) (edición), Touba, Nur A. (edición) (edición)
Format: Livre
Langue:anglais
Publié: Burlington, EUA : Morgan Kaufmann, 2008, c2008
Collection:(The Morgan Kaufmann Series in Systems on Silicon)
Sujets:
Sistemas Embebidos - > Prueba y Medición - > Tema Principal
VLSI - > Prueba y Medición - > Tema Principal
VLSI - > Diseño y Construcción - > Tema Principal
Sistemas Electrónicos
Electrónica Digital
Nanotecnología
Ingeniería Electrónica
Tags: Ajouter un tag
Pas de tags, Soyez le premier à ajouter un tag!
Résumé:Contenido: 1) Introducción; 2) Prueba digital de arquitectura; 3) Diseño falla-tolerancia; 4) Prueba de arquitectura sistema/red en un chip; 5) Prueba de arquitectura SIP; 6) Demora de prueba; 7) Prueba de baja potencia; 8) Enfrentar las fallas físicas, pequeños errores y problemas de confiabilidad; 9) Diseño para la manufactura y producción; 10) Diseño para depurar y diagnóstico; 11) Software de auto prueba; 12) Prueba de campos programables de compuertas; 13) Pruebas de memorias MEMS; 14) Interfases I/O de alta velocidad; 15) Prueba de arquitectura de señales mixtas y análogas; 16) Prueba de radiofrecuencia; 17) Aspectos de prueba en nanotecnología.
Description matérielle:XXXIII, 856 p.
ISBN:978-0-12-373973-5

Documents similaires