System-on-Chip Test Architectures : Nanometer Design for Testability /

Contenido: 1) Introducción; 2) Prueba digital de arquitectura; 3) Diseño falla-tolerancia; 4) Prueba de arquitectura sistema/red en un chip; 5) Prueba de arquitectura SIP; 6) Demora de prueba; 7) Prueba de baja potencia; 8) Enfrentar las fallas físicas, pequeños errores y problemas de confiabilidad;...

Descripción completa

Detalles Bibliográficos

Autor principal:	Wang, Laung-Terng (ed.)
Otros autores:	Stroud, Charles E. (edición) (edición), Touba, Nur A. (edición) (edición)
Formato:	Libro
Idioma:	Inglés
Publicado:	Burlington, EUA : Morgan Kaufmann, 2008, c2008
Colección:	(The Morgan Kaufmann Series in Systems on Silicon)
Temas:	Sistemas Embebidos - > Prueba y Medición - > Tema Principal VLSI - > Prueba y Medición - > Tema Principal VLSI - > Diseño y Construcción - > Tema Principal Sistemas Electrónicos Electrónica Digital Nanotecnología Ingeniería Electrónica
Etiquetas:	Agrega una etiqueta Sin etiquetas, Sé el primero en etiquetar este registro!