Diseño de recuperador de datos y reloj adaptivo a jitter /
Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz.
Salvato in:
| Autore principale: | |
|---|---|
| Natura: | Tesi Libro |
| Lingua: | spagnolo |
| Pubblicazione: |
Guadalajara, México :
edición de autor,
2018
|
| Soggetti: | |
| Accesso online: | Ver documento en línea |
| Tags: |
Nessun Tag, puoi essere il primo ad aggiungerne!!
|
Documenti analoghi: Diseño de recuperador de datos y reloj adaptivo a jitter /
- Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
- Nanometer CMOS ICs : From Basics to ASICs /
- CMOS Digital Integrated Circuits : Analysis and Design /
- Analysis and Design of Analog Integrated Circuits /
- Analysis and Design of Analog Integrated Circuits /
- CMOS IC Layout : Concepts, Methodologies, and Tools /