Design, Implementation and Verification of a Deserializer Module for a SerDes Mixed Signal System on Chip in 130 nm CMOS Technology /
Guardado en:
| Autor principal: | |
|---|---|
| Formato: | Tesis Libro |
| Idioma: | Inglés |
| Temas: | |
| Acceso en línea: | Ver documento en línea |
| Etiquetas: |
Sin etiquetas, Sé el primero en etiquetar este registro!
|
Internet
Ver documento en línea| Código Dewey: |
EDS. 10
|
||
|---|---|---|---|
| Ejemplar 391128-1 |
Disponible
Préstamo en línea
|
Colección:
Tesis del ITESO en línea
|
Notas:
Consultar en línea
|