Design, Implementation and Verification of a Deserializer Module for a SerDes Mixed Signal System on Chip in 130 nm CMOS Technology /

Պահպանված է:
Մատենագիտական մանրամասներ
Հիմնական հեղինակ: Rivas Villegas, Rogelio (autor)
Ձևաչափ: Թեզիս Գիրք
Լեզու:անգլերեն
Խորագրեր:
Առցանց հասանելիություն:Ver documento en línea
Ցուցիչներ: Ավելացրեք ցուցիչ
Չկան պիտակներ, Եղեք առաջինը, ով նշում է այս գրառումը!

Համացանց

Ver documento en línea
Պահումների մանրամասները IT2
Դասիչ:
EDS. 10
Ejemplar 391128-1
Disponible
Préstamo en línea
Հավաքածու:
Tesis del ITESO en línea
Նշումներ:
Consultar en línea