Optimization of Electrical Validation and Debug Time in Reference Clocks /
Contiene: 1) Introducción; 2) El estado del arte; 3) Marco teórico y casos de depuración histórica; 4) Arquitectura del buffer del reloj; 5) Casos de estudio; 6) Conclusiones.
Gardado en:
| Autor Principal: | |
|---|---|
| Formato: | Tesis Libro |
| Idioma: | inglés |
| Publicado: |
Guadalajara, México :
edición de autor,
2023
|
| Temas: | |
| Acceso en liña: | Ver documento en línea |
| Etiquetas: |
Sen Etiquetas, Sexa o primeiro en etiquetar este rexistro!
|
Internet
Ver documento en línea| Número de Clasificación: |
MLD. 106
|
||
|---|---|---|---|
| Ejemplar 587495-1 |
Disponible
Préstamo en línea
|
Colección:
Tesis del ITESO en línea
|
Notas:
Consultar en línea
|