Optimization of Electrical Validation and Debug Time in Reference Clocks /
Contiene: 1) Introducción; 2) El estado del arte; 3) Marco teórico y casos de depuración histórica; 4) Arquitectura del buffer del reloj; 5) Casos de estudio; 6) Conclusiones.
Guardado en:
| Autor principal: | |
|---|---|
| Formato: | Tesis Libro |
| Idioma: | Inglés |
| Publicado: |
Guadalajara, México :
edición de autor,
2023
|
| Temas: | |
| Acceso en línea: | Ver documento en línea |
| Etiquetas: |
Sin etiquetas, Sé el primero en etiquetar este registro!
|
Ejemplares similares: Optimization of Electrical Validation and Debug Time in Reference Clocks /
- Mitigating Impedance Matching Disturbances of a Long-Range Wireless Transceiver with Classical Optimization Methods /
- Modelado de interferencias de propagación de señales de alta frecuencia en líneas de transmisión ideales /
- Modelado de interconexiones Single-Ended empleando técnicas de modelo sustituto y diseño de experimentos /
- Higher electrical principles /
- Optimization of a TSPC D Flip-Flop Using MatLab /
- Reporte de formación complementaria en área de concentración en diseño de circuitos integrados /