Optimization of Electrical Validation and Debug Time in Reference Clocks /
Contiene: 1) Introducción; 2) El estado del arte; 3) Marco teórico y casos de depuración histórica; 4) Arquitectura del buffer del reloj; 5) Casos de estudio; 6) Conclusiones.
Gorde:
| Egile nagusia: | |
|---|---|
| Formatua: | Tesis Liburua |
| Hizkuntza: | ingelesa |
| Argitaratua: |
Guadalajara, México :
edición de autor,
2023
|
| Gaiak: | |
| Sarrera elektronikoa: | Ver documento en línea |
| Etiketak: |
Etiketarik gabe, Izan zaitez lehena erregistro honi etiketa jartzen!
|
Internet
Ver documento en línea| Sailkapena: |
MLD. 106
|
||
|---|---|---|---|
| Ejemplar 587495-1 |
Disponible
Préstamo en línea
|
Bilduma:
Tesis del ITESO en línea
|
Oharrak:
Consultar en línea
|