Optimization of Electrical Validation and Debug Time in Reference Clocks /
Contiene: 1) Introducción; 2) El estado del arte; 3) Marco teórico y casos de depuración histórica; 4) Arquitectura del buffer del reloj; 5) Casos de estudio; 6) Conclusiones.
Uloženo v:
| Hlavní autor: | |
|---|---|
| Médium: | Diplomová práce Kniha |
| Jazyk: | angličtina |
| Vydáno: |
Guadalajara, México :
edición de autor,
2023
|
| Témata: | |
| On-line přístup: | Ver documento en línea |
| Tagy: |
Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!
|
Internet
Ver documento en línea| Signatura: |
MLD. 106
|
||
|---|---|---|---|
| Ejemplar 587495-1 |
Disponible
Préstamo en línea
|
Sbírka:
Tesis del ITESO en línea
|
Poznámky:
Consultar en línea
|