Optimization of Electrical Validation and Debug Time in Reference Clocks /
Contiene: 1) Introducción; 2) El estado del arte; 3) Marco teórico y casos de depuración histórica; 4) Arquitectura del buffer del reloj; 5) Casos de estudio; 6) Conclusiones.
Guardat en:
| Autor principal: | |
|---|---|
| Format: | Thesis Llibre |
| Idioma: | anglès |
| Publicat: |
Guadalajara, México :
edición de autor,
2023
|
| Matèries: | |
| Accés en línia: | Ver documento en línea |
| Etiquetes: |
Sense etiquetes, Sigues el primer a etiquetar aquest registre!
|
Internet
Ver documento en línea| Signatura: |
MLD. 106
|
||
|---|---|---|---|
| Ejemplar 587495-1 |
Disponible
Préstamo en línea
|
Col·lecció:
Tesis del ITESO en línea
|
Notes:
Consultar en línea
|