Optimization of Electrical Validation and Debug Time in Reference Clocks /
Contiene: 1) Introducción; 2) El estado del arte; 3) Marco teórico y casos de depuración histórica; 4) Arquitectura del buffer del reloj; 5) Casos de estudio; 6) Conclusiones.
保存先:
| 第一著者: | |
|---|---|
| フォーマット: | 学位論文 図書 |
| 言語: | 英語 |
| 出版事項: |
Guadalajara, México :
edición de autor,
2023
|
| 主題: | |
| オンライン･アクセス: | Ver documento en línea |
| タグ: |
タグなし, このレコードへの初めてのタグを付けませんか!
|
インターネット
Ver documento en línea| 請求記号: |
MLD. 106
|
||
|---|---|---|---|
| Ejemplar 587495-1 |
Disponible
Préstamo en línea
|
コレクション:
Tesis del ITESO en línea
|
注記:
Consultar en línea
|