Optimization of Electrical Validation and Debug Time in Reference Clocks /
Contiene: 1) Introducción; 2) El estado del arte; 3) Marco teórico y casos de depuración histórica; 4) Arquitectura del buffer del reloj; 5) Casos de estudio; 6) Conclusiones.
সংরক্ষণ করুন:
| প্রধান লেখক: | |
|---|---|
| বিন্যাস: | গবেষণাপত্র গ্রন্থ |
| ভাষা: | ইংরেজি |
| প্রকাশিত: |
Guadalajara, México :
edición de autor,
2023
|
| বিষয়গুলি: | |
| অনলাইন ব্যবহার করুন: | Ver documento en línea |
| ট্যাগগুলো: |
কোনো ট্যাগ নেই, প্রথমজন হিসাবে ট্যাগ করুন!
|
আন্তর্জাল
Ver documento en línea| ডাক সংখ্যা: |
MLD. 106
|
||
|---|---|---|---|
| Ejemplar 587495-1 |
Disponible
Préstamo en línea
|
সংগ্রহ:
Tesis del ITESO en línea
|
টীকা:
Consultar en línea
|