Optimization of Electrical Validation and Debug Time in Reference Clocks /
Contiene: 1) Introducción; 2) El estado del arte; 3) Marco teórico y casos de depuración histórica; 4) Arquitectura del buffer del reloj; 5) Casos de estudio; 6) Conclusiones.
Tallennettuna:
| Päätekijä: | |
|---|---|
| Aineistotyyppi: | Opinnäyte Kirja |
| Kieli: | englanti |
| Julkaistu: |
Guadalajara, México :
edición de autor,
2023
|
| Aiheet: | |
| Linkit: | Ver documento en línea |
| Tagit: |
Ei tageja, Lisää ensimmäinen tagi!
|
Internet
Ver documento en línea| Hyllypaikka: |
MLD. 106
|
||
|---|---|---|---|
| Ejemplar 587495-1 |
Disponible
Préstamo en línea
|
Kokoelma:
Tesis del ITESO en línea
|
Huomautukset:
Consultar en línea
|