Optimization of Electrical Validation and Debug Time in Reference Clocks /
Contiene: 1) Introducción; 2) El estado del arte; 3) Marco teórico y casos de depuración histórica; 4) Arquitectura del buffer del reloj; 5) Casos de estudio; 6) Conclusiones.
Збережено в:
| Автор: | |
|---|---|
| Формат: | Дисертація Книга |
| Мова: | Англійська |
| Опубліковано: |
Guadalajara, México :
edición de autor,
2023
|
| Предмети: | |
| Онлайн доступ: | Ver documento en línea |
| Теги: |
Немає тегів, Будьте першим, хто поставить тег для цього запису!
|
Інтернет
Ver documento en línea| Шифр: |
MLD. 106
|
||
|---|---|---|---|
| Ejemplar 587495-1 |
Disponible
Préstamo en línea
|
Колекція:
Tesis del ITESO en línea
|
Примітки:
Consultar en línea
|