Optimization of Electrical Validation and Debug Time in Reference Clocks /

Contiene: 1) Introducción; 2) El estado del arte; 3) Marco teórico y casos de depuración histórica; 4) Arquitectura del buffer del reloj; 5) Casos de estudio; 6) Conclusiones.

Guardat en:
Dades bibliogràfiques
Autor principal: Arredondo Sandoval, Luis Eduardo (autor)
Format: Thesis Llibre
Idioma:anglès
Publicat: Guadalajara, México : edición de autor, 2023
Matèries:
Accés en línia:Ver documento en línea
Etiquetes: Afegir etiqueta
Sense etiquetes, Sigues el primer a etiquetar aquest registre!

MARC

LEADER 00000nam^a2200000^a^4500
001 000587495
005 20251023000000.0
009 20260310132810.932
037 |a Acervo ITESO - Biblioteca 
041 |a ING 
090 |a MLD. 106 
100 |a Arredondo Sandoval, Luis Eduardo  |e (autor) 
245 1 0 |a Optimization of Electrical Validation and Debug Time in Reference Clocks /  |c L.E. Arredondo Sandoval. 
264 1 |a Guadalajara, México :  |b edición de autor,  |c 2023 
300 |a 1 tesis electrónica en línea (105 p.) 
300 |a 1 recurso en línea 
336 |a datos para computadora  |b cod  |2 rdacontenido 
337 |a computadora  |b c  |2 rdamedio 
338 |a recurso en línea  |b cr  |2 rdasoporte 
502 |a ITESO Tesis de Maestría en Diseño Electrónico 
520 |a Contiene: 1) Introducción; 2) El estado del arte; 3) Marco teórico y casos de depuración histórica; 4) Arquitectura del buffer del reloj; 5) Casos de estudio; 6) Conclusiones. 
649 |a XX 
650 |a Optimización -  |x Tema Principal 
650 |a Impedancia (Electricidad) -  |x Tema Principal 
650 |a Buffer (Ingeniería Computacional) 
650 |a Depuración (Software) 
650 |a Paquetes (Software) -  |x Prueba y Medición 
650 |a Electrónica Digital 
650 |a Ingeniería Electrónica 
856 4 0 |u https://rei.iteso.mx/handle/11117/10536  |y Ver documento en línea 
910 |a Fondo General 
920 |a Electrónicos - Tesis del ITESO en Línea 
930 |a Repositorio Institucional 
905 |a 201 
901 |a 587495-1  |b IT2  |c ETI  |u 20250521 
902 |a https://opac.biblio.iteso.mx/vufind/Record/000587495