Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
Se presenta una herramienta de diseño por computadora para la analizar, caracterizar y optimizar múltiples versiones de estructuras analógicas para el bosquejo de circuitos integrados. Este instrumento busca reducir el tiempo de diseño de circuitos.
Uloženo v:
| Hlavní autor: | |
|---|---|
| Médium: | Diplomová práce Kniha |
| Jazyk: | španělština |
| Vydáno: |
Guadalajara, México :
edición de autor,
2018
|
| Témata: | |
| On-line přístup: | Ver documento en línea |
| Tagy: |
Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!
|
Internet
Ver documento en línea| Signatura: |
EDS. 18
|
||
|---|---|---|---|
| Ejemplar 412450-1 |
Disponible
Préstamo en línea
|
Sbírka:
Tesis del ITESO en línea
|
Poznámky:
Consultar en línea
|