Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
Se presenta una herramienta de diseño por computadora para la analizar, caracterizar y optimizar múltiples versiones de estructuras analógicas para el bosquejo de circuitos integrados. Este instrumento busca reducir el tiempo de diseño de circuitos.
I tiakina i:
| Kaituhi matua: | |
|---|---|
| Hōputu: | Tuhinga whakapae Pukapuka |
| Reo: | Pāniora |
| I whakaputaina: |
Guadalajara, México :
edición de autor,
2018
|
| Ngā marau: | |
| Urunga tuihono: | Ver documento en línea |
| Ngā Tūtohu: |
Kāore He Tūtohu, Me noho koe te mea tuatahi ki te tūtohu i tēnei pūkete!
|
Me noho koe te mea tuatahi ki te waiho tākupu!