Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
Se presenta una herramienta de diseño por computadora para la analizar, caracterizar y optimizar múltiples versiones de estructuras analógicas para el bosquejo de circuitos integrados. Este instrumento busca reducir el tiempo de diseño de circuitos.
Guardado en:
| Autor principal: | |
|---|---|
| Formato: | Tesis Libro |
| Idioma: | Español |
| Publicado: |
Guadalajara, México :
edición de autor,
2018
|
| Temas: | |
| Acceso en línea: | Ver documento en línea |
| Etiquetas: |
Sin etiquetas, Sé el primero en etiquetar este registro!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000412450 | ||
| 005 | 20251023000000.0 | ||
| 009 | 20260310122140.442 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ESP | ||
| 090 | |a EDS. 18 | ||
| 100 | |a Núñez López, Francisco Javier |e (autor) | ||
| 245 | 1 | 0 | |a Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm / |c F.J. Núñez López. |
| 264 | 1 | |a Guadalajara, México : |b edición de autor, |c 2018 | |
| 300 | |a 1 tesis electrónica en línea (XI, 148 p.) | ||
| 300 | |a 1 recurso en línea | ||
| 336 | |a datos para computadora |b cod |2 rdacontenido | ||
| 337 | |a computadora |b c |2 rdamedio | ||
| 338 | |a recurso en línea |b cr |2 rdasoporte | ||
| 502 | |a ITESO Tesina de Especialidad en Diseño de Sistemas en Chip | ||
| 520 | |a Se presenta una herramienta de diseño por computadora para la analizar, caracterizar y optimizar múltiples versiones de estructuras analógicas para el bosquejo de circuitos integrados. Este instrumento busca reducir el tiempo de diseño de circuitos. | ||
| 649 | |a XX | ||
| 650 | |a Oscilador de Tensión - |x Diseño y Construcción | ||
| 650 | |a Circuitos Integrados Bipolares - |x Diseño y Construcción - |x Tema Principal | ||
| 650 | |a Circuitos Integrados - |x Diseño y Construcción | ||
| 650 | |a Circuitos Electrónicos - |x Tema Principal | ||
| 650 | |a Electrónica Digital | ||
| 650 | |a Ingeniería Electrónica | ||
| 650 | |a Ingeniería Electrónica | ||
| 650 | |a Ingeniería Computacional | ||
| 856 | 4 | 0 | |u https://rei.iteso.mx/handle/11117/5785 |y Ver documento en línea |
| 910 | |a Fondo General | ||
| 920 | |a Electrónicos - Tesis del ITESO en Línea | ||
| 930 | |a Repositorio Institucional | ||
| 905 | |a 201 | ||
| 901 | |a 412450-1 |b IT2 |c ETI |u 20250521 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000412450 | ||