Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
Se presenta una herramienta de diseño por computadora para la analizar, caracterizar y optimizar múltiples versiones de estructuras analógicas para el bosquejo de circuitos integrados. Este instrumento busca reducir el tiempo de diseño de circuitos.
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Abschlussarbeit Buch |
| Sprache: | Spanisch |
| Veröffentlicht: |
Guadalajara, México :
edición de autor,
2018
|
| Schlagworte: | |
| Online-Zugang: | Ver documento en línea |
| Tags: |
Keine Tags, Fügen Sie das erste Tag hinzu!
|
| Zusammenfassung: | Se presenta una herramienta de diseño por computadora para la analizar, caracterizar y optimizar múltiples versiones de estructuras analógicas para el bosquejo de circuitos integrados. Este instrumento busca reducir el tiempo de diseño de circuitos. |
|---|---|
| Beschreibung: | 1 tesis electrónica en línea (XI, 148 p.) 1 recurso en línea |