Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
Se presenta una herramienta de diseño por computadora para la analizar, caracterizar y optimizar múltiples versiones de estructuras analógicas para el bosquejo de circuitos integrados. Este instrumento busca reducir el tiempo de diseño de circuitos.
Сохранить в:
| Главный автор: | |
|---|---|
| Формат: | Диссертация |
| Язык: | испанский |
| Опубликовано: |
Guadalajara, México :
edición de autor,
2018
|
| Предметы: | |
| Online-ссылка: | Ver documento en línea |
| Метки: |
Нет меток, Требуется 1-ая метка записи!
|
| Итог: | Se presenta una herramienta de diseño por computadora para la analizar, caracterizar y optimizar múltiples versiones de estructuras analógicas para el bosquejo de circuitos integrados. Este instrumento busca reducir el tiempo de diseño de circuitos. |
|---|---|
| Объем: | 1 tesis electrónica en línea (XI, 148 p.) 1 recurso en línea |