Cita APA (7th ed.)
Núñez López, F. J. (2018). Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm. edición de autor.
Cita Chicago (17th ed.)
Núñez López, Francisco Javier. Diseño E Implementación De Divisor De Frecuencia E Integración Del SoC CDR Adaptativo a Jitter Con LFSR Para Pruebas Y PLL Interno Con Tecnología BiCMOS De 130 Nm. Guadalajara, México: edición de autor, 2018.
Cita MLA (9th ed.)
Núñez López, Francisco Javier. Diseño E Implementación De Divisor De Frecuencia E Integración Del SoC CDR Adaptativo a Jitter Con LFSR Para Pruebas Y PLL Interno Con Tecnología BiCMOS De 130 Nm. edición de autor, 2018.
Atenció: Aquestes cites poden no estar 100% correctes.