Graphical Framework for Automatic Generation of Custom UVM Testbenches in SystemVerilog Applied for the Validation of a SerDes DUT /

Gardado en:

Detalles Bibliográficos
Autor Principal:	Limones Mora, César Fernando (autor)
Outros autores:	Rivas Villegas, Rogelio (autor) (autor)
Formato:	Tesis Libro
Idioma:	inglés
Publicado:	Guadalajara, México : edición de autor, 2021
Temas:	VERILOG (Lenguaje de Descripción del Soporte Físico) Lenguajes de Programación Programación (Software) Circuitos Integrados - > Diseño y Construcción Circuitos Integrados - > Prueba y Medición - > Tema Principal Microprocesadores Componentes (Hardware) Interfaz (Electrónica) Señales y Transmisión de Señales Microelectrónica Electrónica Digital Ingeniería Electrónica
Acceso en liña:	Ver documento en línea
Etiquetas:	Engadir etiqueta Sen Etiquetas, Sexa o primeiro en etiquetar este rexistro!

Sexa o primeiro en deixar un comentario!

Títulos similares