Graphical Framework for Automatic Generation of Custom UVM Testbenches in SystemVerilog Applied for the Validation of a SerDes DUT /

Bewaard in:
Bibliografische gegevens
Hoofdauteur: Limones Mora, César Fernando (autor)
Andere auteurs: Rivas Villegas, Rogelio (autor) (autor)
Formaat: Thesis Boek
Taal:Engels
Gepubliceerd in: Guadalajara, México : edición de autor, 2021
Onderwerpen:
Online toegang:Ver documento en línea
Tags: Voeg label toe
Geen labels, Wees de eerste die dit record labelt!

MARC

LEADER 00000nam^a2200000^a^4500
001 000443393
005 20251023000000.0
009 20260310123450.88
037 |a Acervo ITESO - Biblioteca 
041 |a ING 
090 |a MLD. 98 
100 |a Limones Mora, César Fernando  |e (autor) 
245 1 0 |a Graphical Framework for Automatic Generation of Custom UVM Testbenches in SystemVerilog Applied for the Validation of a SerDes DUT /  |c C.F. Limones Mora, R. Rivas Villegas. 
264 1 |a Guadalajara, México :  |b edición de autor,  |c 2021 
300 |a 1 tesis electrónica en línea (269 p.) 
300 |a 1 recurso en línea 
336 |a datos para computadora  |b cod  |2 rdacontenido 
337 |a computadora  |b c  |2 rdamedio 
338 |a recurso en línea  |b cr  |2 rdasoporte 
502 |a ITESO Tesis de Maestría en Diseño Electrónico 
649 |a XX 
650 |a VERILOG (Lenguaje de Descripción del Soporte Físico) 
650 |a Lenguajes de Programación 
650 |a Programación (Software) 
650 |a Circuitos Integrados -  |x Diseño y Construcción 
650 |a Circuitos Integrados -  |x Prueba y Medición -  |x Tema Principal 
650 |a Microprocesadores 
650 |a Componentes (Hardware) 
650 |a Interfaz (Electrónica) 
650 |a Señales y Transmisión de Señales 
650 |a Microelectrónica 
650 |a Electrónica Digital 
650 |a Ingeniería Electrónica 
700 |a Rivas Villegas, Rogelio  |e (autor) 
856 4 0 |u https://rei.iteso.mx/handle/11117/6521  |y Ver documento en línea 
910 |a Fondo General 
920 |a Electrónicos - Tesis del ITESO en Línea 
930 |a Repositorio Institucional 
905 |a 201 
901 |a 443393-1  |b IT2  |c ETI  |u 20250521 
902 |a https://opac.biblio.iteso.mx/vufind/Record/000443393