Writing Testbenches Using SystemVerilog /
Se presentan aquí las características, metodología y modelos de uso de verificación funcional con lenguaje Verilog, que forman parte de SystemVerilog, que pueden aplicarse tanto a simuladores, como a complejas herramientas de gestión.
Αποθηκεύτηκε σε:
| Κύριος συγγραφέας: | |
|---|---|
| Μορφή: | Βιβλίο |
| Γλώσσα: | Αγγλικά |
| Έκδοση: |
Nueva York, EUA :
Springer,
2006, c2006
|
| Θέματα: | |
| Διαθέσιμο Online: | Ver documento en línea |
| Ετικέτες: |
Δεν υπάρχουν, Καταχωρήστε ετικέτα πρώτοι!
|
Διαδίκτυο
Ver documento en línea| Ταξινομικός Αριθμός: |
621. 392 BER
|
||
|---|---|---|---|
| Ejemplar 418348-1 |
Disponible
Préstamo en línea
|
Συλλογή:
Libros electrónicos en línea
|
Σημειώσεις:
Consultar en línea
|